МІНІСТЕРСТВО ОСВІТИ, НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» Кафедра ЕОМ / Курсова робота на тему : «ПРОЕКТУВАННЯ RISC-КОМП'ЮТЕРА» Курс - «Архітектура комп’ютерів. Частина І» Виконaв: ст. гр. КІ-31 Прийняв: Кицун Г.В. Львів-2012 Зміст 1. Визначення вхідних даних для проектування………………………………… 3 2. Роз'яснення та аналіз основних принципів побудови скалярних RISC-комп'ютерів на прикладі визначених на реалізацію інструкцій…………………. 4 3. Розрахунки відповідно до завдання…………………………………………….. 13 Висновок……………………………………………………………………………….20 Список літератури…………………………………………………………………….21 Додаток А 1.Визначення вхідних даних для проектування Для визначення вхідних даних використовується 8 перших літер прізвища, тобто в моєму випадку ТРІЩТРІЩ. Таблиця 1. Визначення варіантів завдання вхідних даних. Літера прізвища Позиція літери прізвища № Завдання Варіант завдання  С 1 1 21  A 2 2 1  Н 3 3 17  О 4 4 18  Ц 5 5 26  Ь 6 6 30  К 7 7 14  И 8 8 10   Конкретизовані та розширені вхідні дані: Кількість регістрів загального призначення в Регістровому Файлі – 16 регістри; Кількість команд, які може виконувати процесор який розробляєься - 128 команд; Розрядність безпосереднього операнда (Immediate) 8 розрядів(біт); Об’єм основної пам’яті комп’ютера 512 Мб; Елементи на яких побудована основна пам’ять комп’ютера 8Кх8. 8К - кількість комірок в пам’яті, 8 – розрядність кратна байту; Розмір кеш-пам’яті даних 64 К, кількість блоків у кеш –пам’яті даних - 64; Розмір кеш-пам’яті команд 2 М, кількість блоків у кеш –пам’яті команд - 256; Команда для демострації роботи процесора Логічний. 2. Роз'яснення та аналіз основних принципів побудови скалярних RISC-комп'ютерів на прикладі визначених на реалізацію інструкцій Формати RISC інструкцій DLX процесора подано рисунком 1. / Рис. 1 - Формати інструкцій RISC-DLX процесора [Hennessy & Patterson, 2003] Пояснення щодо форматів інструкцій. I - тип інструкції опрац, що використовує безпосередній операнд (Immediate ). R - тип інструкції; така інструкція отримує пару операндів із джерельних регістрів (Registers) регістрового файлу процесора і повертає результат знов таки до регістру призначення з цього файлу. J – тип є інструкцією безумовного переходу (jump). OpCode є полем коду операції, який залежить від кількості виконуваних процесором команд. Розрядність даного поля=Log2N, де N – множина виконуваних процесором команд. В даному випадку довжина поля складає 6 розрядів. rs1,rs2 є полями, що задають номери регістрів-джерел операндів (register of source), що належать множині регістрів регістрового файла. Розрядність кожного з цих полів визначається, як Log2N, де N – множина регістрів регістрового файлу. В даному випадку кожне поле має довжину 5 бітів, а множина регістрів від R0 до R31. rd є полем номера регістра призначення (приймача результату дії, register of destination). Розрядність поля визначається, як Log2N, де N – множина регістрів регістрового файлу. Регістр призначення також обирають з множини регістрів регістрового файлу. В даному випадку поле є п'ятибітовим. Immediate - це 16-ти бітове поле, що містить безпосередній операнд; при цьому найлівіший розряд immediate розглядають як знаковий; при використанні безпосередній операнд попередньо знаково розширюють вліво (як доповняльний код) до 32-х бітів. Function - це поле, що визначає функцію, що розширює на 211 – 1 = 2047 комбінацій обмежене число дозволених кодів операції. Offset added to PC - це 26-ти бітова константа, яку додають до вмістимого регістру наступної адреси аби знайти цільову адресу безумовного переходу. Особливості поданих форматів інструкцій: Довжина всіх форматів – 32 біти. Реалізовано дизайн архітектури load/store. Реалізовано фіксовану систему поділу форматів на поля. Всі інструкції з погляду їхньої обробки поділено на три групи: АЛП операції, операції load/store, операції керування виконанням програми...